主要功能：
HPS IP核是一个以太网交换IP核，用于FPGA的可编程环境下，主要功能是实现IEC 62439-3 (Edition 3) Clause 4 and Clause 5 规范--HSR（无缝冗余协议）和PRP（并行冗余协议），为工业场合下的应用实现可靠的以太网数据传输。
性能指标：
1、MAC指标
1）集成10/100/1000速率的MAC，能提供(R)(G)MII接口对接不同速率的PHY芯片
2）（可选）提供AXI-S接口用于FPGA内部的信息数据传输
3）配合Xilinx (Q)SGMII IP核使用，可提供(Q)SGMII接口对接板上外扩的PHY芯片
2、流量管理和QoS机制
1）每端口8个优先级队列的QoS机制
2）基于输入端口、PCP位(802.1p)、DSCP TOS位(IPv4/IPv6)、Ethertpye字段的优先级分类机制
3）从报文帧的DSCP或PCP位到IP核内部优先级队列的可编程映射方式
4）支持4K bytes的巨型帧（受限于HSR/PRP协议）
5）用作HSR节点时，无关报文帧大小的极低延时直通转发
6）可自定义的基于目的MAC地址的过滤和端口转发（最多16个可过滤目的MAC地址）
7）可自定义的基于源MAC地址的过滤和端口转发（最多10个可过滤源MAC地址）
3、冗余方式
1）实现IEC 62439 (Edition 3) Clause 4 and Clause 5 HSR/PRP协议
2）设置成HSR模式时，有如下节点模式可选，对应三种应用场景
-HSR-SAN：interlink端口的流量不带HSR或PRP tag
-HSR-PRP：interlink端口的流量带PRP tag
-HSR-HSR：interlink端口的流量不带HSR tag
3）可配置的冗余服务器节点表，记录所有连接interlink端口的节点的信息
4）可配置的冗余复制帧丢弃表，用来丢弃冗余端口接收到的冗余复制帧
4、同步
1）支持IEEE 1588 TC透传时钟模式（P2P机制）
2）TC模式支持二层或三层（IPv4/IPv6）PTP帧，基于纯硬件的FPGA实现
3）自动CRC校检域更新
4）MAC具备打上时间戳的功能，并支持外部时间戳机制
5）IEEE 1588混合时钟（仅从时钟）
-兼容IEEE 1588 V2 从时钟
-支持PPS输出
-支持事件时间戳机制（最多4个事件同时触发）
-支持警告侦测机制（最多4个警告同时触发）
6）（可选）IRIG-B（B码）主时钟
-兼容IRIG 200-04主时钟
-支持DSCL和AM调制
-支持IRIG-B编码表达式，包括年信息、控制函数等
-支持IEEE 1334扩展
-可配置的IRIG-B输出类型（IRIG-B时间码）
-内置一个通用DAC控制器，兼容SPI、QSPI、MICROWIRE协议
5、网络管理
1）提供接口访问每个端口和交换核心的通过数据
2）提供4种管理接口，用以访问IP核的控制和访问寄存器：UART、MDIO、CoE(Configuration over Ethernet)、AXI
3）提供I2C总线以供低速设备连接
优势：
1、适用于Xilinx旗下多种型号的FPGA，涵盖中高低端的产品，包括：
-6系列：Spartan, Virtex
-7系列：Zynq, Spartan, Artix, Kintex, Virtex
-Ultrascale 系列：Kintex, Virtex
-Ultrascale+系列：Zynq MPSoC, Kintex, Virtex
2、提供VIVADO样例工程进行参考设计，易于集成
3、处理延时低，千兆速率直通模式下处理延时仅0.64us
